

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-222061

(43) Date of publication of application: 11.08.2000

(51)Int.CI.

GO6F 1/04

GO6F 1/08

(21)Application number: 11-026533

(71)Applicant: MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing:


03.02.1999

(72)Inventor: HOSHIDA TAKUMI

YAGO MASATOSHI **FUKUYA TETSUYA DOUGASAKI SHIKO**

(54) CLOCK CONTROLLING METHOD AND CONTROL CIRCUIT

PROBLEM TO BE SOLVED: To relieve the abrupt change of visual operability when a clock frequency is switched for making low power consumption in a portable information terminal or the like. SOLUTION: A clock control circuit 1 is provided with an up/down counter 2 which operates on the basis of comparison results with the reference value of a prescribed external condition, a frequency divider 3 which performs frequency division of a reference clock 6 generated by an oscillator 4 and outputs a CPU clock 7 and a frequency step controlling part 5 which controls the number of steps and step width when the frequency of the clock 7 is switched. As for the prescribed external condition, the residual capacity of a battery used as a power supply and temperature in a system are used. When the frequency of the clock 7 is switched, it is possible to relieve the change of abrupt visual operability when it is used for a portable information terminal or the like, by switching to a target frequency gradually according to the number of steps and the step width set by the part 5.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-222061 (P2000-222061A)

(43)公開日 平成12年8月11日(2000.8.11)

(51) Int.Cl.7

酸別記号

FΙ

テーマコート*(参考)

G06F 1/04 1/08 301

G06F 1/04 301B 5B079

320A

審査請求 未請求 請求項の数6 〇L (全 6 頁)

(21)出願番号

特願平11-26533

(22)出願日

平成11年2月3日(1999.2.3)

(71)出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72) 発明者 星田 匠

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(72)発明者 家合 政敏

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(74)代理人 100076174

弁理士 宮井 暎夫


最終頁に続く

(54) 【発明の名称】 クロック制御方法および制御回路

(57)【要約】

【課題】 携帯情報端末等において、低消費電力化等を 図るためのクロックの周波数切り替わり時における視覚 的・操作性の急激な変化を緩和する。

【解決手段】 クロック制御回路1は、所定の外部条件 の基準値との比較結果に基づいて動作するアップダウン カウンタ2と、発振器6の発生した基本クロック6を分 周してCPUクロック7を出力する分周器3と、CPU クロック7の周波数切り替え時のステップ数およびステ ップ幅をコントロールする周波数ステップ制御部5とを 備えている。所定の外部条件としては、電源として使用 しているバッテリーの残容量や、システム内の温度を用 いる。CPUクロックでの周波数を変更する際に、周波 数ステップ制御部5で設定されたステップ数およびステ ップ幅により段階的に目標の周波数に変更することによ り、携帯情報端末等に用いた場合に、急激な視覚的・操 作性の変化を緩和できる。



7

テップ幅も任意に設定可能であるため、非常にフレキシ ビリティがある周波数制御を実現することが可能であ る。

[0035]

【発明の効果】以上詳述したように本発明によれば、CPUおよびCPUと同じクロックで動作する回路に供給するクロックの周波数を変更する際に段階的に変更することにより、携帯情報端末等に用いた場合に、急激な視覚的・操作性の変化を緩和することができる。また、クロックの周波数の変更をバッテリーの残容量状態や検出した温度に応じて行うようにすることで、消費電力を抑えるパワーマネージメント機能を実現できる。さらに、クロックの周波数を段階的に変更する時間間隔(ステップ幅)や段階数(ステップ数)を任意に設定可能にしたことにより、非常にフレキシビリティのある周波数制御を実現することができる。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態におけるクロック制 御回路を示すブロック図。

【図2】本発明の第1の実施の形態におけるクロック制 20

【図1】

御方法を示す概念図。

【図3】本発明の第2の実施の形態における携帯情報端末 (PDA) の要部を示すプロック図。


【図4】本発明の第2の実施の形態における動作を示す フローチャート。

【符号の説明】

- 1 クロック制御回路
- 2 アップダウンカウンタ
- 3 分周器
- 10 4 発振器
 - 5 周波数ステップ制御部
 - 6 基本クロック(高速クロック)
 - 7 CPUクロック
 - 8 バッテリー残容量検出部
 - 9 システム内温度検出部
 - 10 AC電源接続検出部
 - 11 チップセット
 - 12 システムコントローラ
 - 13 CPU
- 0 14 NSTPCLK

1 クロック制御回路
2
3
※単値との
上紋結果
DC
DC
M波数
ステップ
試験部
4
余級器

【図2】



変更する段階数 (ステップ数) を任意に設定可能にした ことにより、フレキシビリティのある周波数制御を実現 できる。

[0017]

【発明の実施の形態】 [第1の実施の形態] まず、本発明の第1の実施の形態について説明する。図1は本発明の第1の実施の形態におけるクロック制御回路を示すプロック図である。図1において、1はクロック制御回路、2はアップダウンカウンタ、3は分周器、4は基本クロック6を発生する発振器、5はCPUクロック7の周波数切り替え時のステップ数およびステップ幅をコントロールする周波数ステップ制御部である。なお、CPUクロック7は、図示しないCPUおよびCPUと同じクロックで動作する回路に供給されるクロックである。

【0018】本実施の形態におけるクロック制御回路1は、所定の外部条件の基準値との比較結果に基づいて動作するアップダウンカウンタ2と、発振器4の発生した基本クロック(高速クロック)6を分周してCPUクロック7を出力する分周器3と、CPUクロック7の周波数切り替え時のステップ数およびステップ幅をコントロールする周波数ステップ制御部5とを備えている。所定の外部条件としては、図示しないCPUおよびCPUと同じクロックで動作する回路の電源として使用しているバッテリーの残容量や、システム内の温度等を用いる。

【0019】このクロック制御回路1では、基準値との 比較結果に基づき所定の外部条件が基準内である通常の ときには、CPUクロック7の周波数を基本クロック6 (高速クロック) の周波数とし、その状態から所定の外 部条件が基準外となったときに、CPUクロック7の周 波数を低速クロック (基本クロック6が1/M分周され たクロック)の周波数に変更し、この際に、周波数を段 階的に変更するようにしている。また、CPUクロック 7が低速クロックである状態から所定の外部条件が基準 内に戻ったときに、CPUクロック7の周波数を基本ク ロック6 (高速クロック) の周波数に変更し、この際 に、周波数を段階的に変更するようにしている。CPU クロックでを、基本クロック6から低速クロックに、あ るいは低速クロックから基本クロック6に変更する周波 数切り替え時に周波数を段階的に変更する際のステップ 幅を予め周波数ステップ制御部5からアップダウンカウ ンタ2に設定しておくとともに、その周波数を段階的に 変更する際のステップ数を予め周波数ステップ制御部5 から分周器3に設定しておく。

【0020】このように構成されるクロック制御回路1 による制御方法を、さらに図2を参照しながら説明する。図2はクロック制御回路1による制御方法を説明するための図であり、図2(a)は所定の外部条件の変化の例を示し、図2(b)は図2(a)の外部条件の変化に応じたCPUクロック7の例を示す。

【0021】通常、図2の時間 t 1の間のように、分周


器3は発振器4の基本クロック6をCPUクロック7として出力しているが、バッテリー残容量が一定量(基準値)より減少する、あるいはシステム内の温度が許容温度(基準値)を越える等、所定の外部条件が基準外となる変化を検出した場合、図2の時間t2の間のように、アップダウンカウンタ2が周波数ステップ制御部5で設定されたステップ幅でダウンカウントを開始し、分周器3は周波数ステップ制御部5で設定されたステップ数に応じて、基本クロック6と設定された低速クロックとの間波数差を均等に分割し(この均等に分割されたものを「1ステップ周波数幅」という)、基本クロック6から順次1ステップ周波数幅ずつ下げ、急な周波数変化を抑制しつつ、CPUクロック7を段階的に目標の低速クロックの周波数(基本クロック6の周波数×1/M)へ変更する。

【0022】また逆に、上記所定の外部条件が基準内に 戻った場合、図2の時間 t 3の間のように、アップダウ ンカウンタ2が周波数ステップ制御部5で設定されたス テップ幅でアップカウントを開始し、分周器3は周波数 20 ステップ制御部5で設定されたステップ数に応じて、低 速クロックから順次1ステップ周波数幅ずつ上げ、CP Uクロック7の周波数を目標の高速クロックの周波数へ 段階的に変更する。

【0023】なお、アップダウンカウンタ2は、基準値 との比較結果が基準外となった場合に、アップダウンカ ウンタ2のダウンカウンタが有効となり、予め設定され たカウント値 (ステップ幅) でダウンカウントを開始 し、カウントが設定値に達するとダウンカウンタのキャ リーDCが発生し、分周器3のステップを1つ下げる。 この動作を、CPUクロック7が目標の低速クロックと なるまで繰り返す。また、逆に基準値との比較結果が基 準内に戻った場合は、アップダウンカウンタ2のアップ カウンタが有効となり、上記と逆の動作で、分周器3の ステップを1つずつ上げ、高速クロックに戻していく。 この場合、アップカウンタのキャリーUCが発生する。 【0024】また、分周器3は、アップカウンタのキャ リーUCを入力するたびに、出力されるCPUクロック 7の周波数を1ステップ周波数幅ずつ上げ、またダウン カウンタのキャリーDCを入力するたびに、出力される CPUクロック7の周波数を1ステップ周波数幅ずつ下 げる。周波数ステップ制御部5は、アップダウンカウン タ2にカウント値(ステップ幅)を与え、分周器3にス テップ数と基本クロック6の分周値Mとを与える。

【0025】以上のように本実施の形態によれば、CP Uクロック7の周波数を変更する際に、目標の周波数に 一気に変更するのではなく段階的に変更することによ り、携帯情報端末等に用いた場合に、急激な視覚的・操 作性の変化を緩和することができる。

【0026】また、CPUクロック7の周波数を早く目 50 標の周波数に切換える場合は、周波数ステップ制御部5



フロントページの続き

(72) 発明者 福家 徹也

大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 堂ヶ崎 士行

大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Fターム(参考) 58079 BA03 BB04 BC01 BC05 BC10 DD02 DD03 DD20

【特許請求の範囲】

【請求項1】 CPUおよび前記CPUと同じクロックで動作する回路に供給するクロックの周波数を変更する際に、周波数を段階的に変更することを特徴とするクロック制御方法。

1

【請求項2】 CPUおよび前記CPUと同じクロックで動作する回路に供給するクロックを生成し、所定の状態に応じて前記クロックの周波数を変更し、この際に周波数を段階的に変更することを特徴とするクロック制御回路。

【請求項3】 CPUおよび前記CPUと同じクロックで動作する回路の電源として使用しているバッテリーの 残容量状態に応じて、クロックの周波数を変更することを特徴とする請求項2記載のクロック制御回路。

【請求項4】 CPUおよび前記CPUと同じクロックで動作する回路に対して検出した温度に応じて、クロックの周波数を変更することを特徴とする請求項2記載のクロック制御回路。

【請求項5】 クロックの周波数を段階的に変更する時間間隔を任意に設定可能にしたことを特徴とする請求項2.3または4記載のクロック制御回路。

【請求項6】 クロックの周波数を段階的に変更する段階数を任意に設定可能にしたことを特徴とする請求項2、3、4または5記載のクロック制御回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、クロック周波数を 可変するクロック制御方法および制御回路に関するもの である。

[0002]

【従来の技術】バッテリーを電源とする携帯情報端末(PDA)においては、長時間動作を可能にするため、様々な手段を講じて低消費電力化が図られている。一般的に知られている手段としては、CPUに供給するクロックにおいて、ある基準値(バッテリー残容量基準値、ンステム内温度基準値、CPU負荷基準値等)と比較でで高い周波数から低い周波数(高い周波数を分周する等)へ切り替えタイミングを調整した後、一気に切り替える事によりCPUやはかるクロックの周波数を変更し、CPUおよび同じCPUクロックで動作する機器の消費電力を低減させ、その結果バッテリーを延命させるという方法である。

[0003]

【発明が解決しようとする課題】しかしながら上記の従来技術においては、前記基準値に対し予め設定された範囲を越えた場合、バッテリー寿命の延命やシステム動作の安定性を確保するためにクロックを高い周波数から低い周波数に一気に切り替えるため、操作時の画面表示が急に遅くなったり、操作に対する応答が悪くなったりするという欠点を有していた。

【0004】本発明は、上記欠点を解決するもので、携帯情報端末 (PDA) 等において、低消費電力化等を図るためのクロックの周波数切り替わり時における視覚的・操作性の急激な変化を緩和することができるクロック制御方法および制御回路を提供することを目的とする。

. 2

【0005】 【課題を解決するための手段】請求項1記載のクロック 制御方法は、CPUおよびCPUと同じクロックで動作 する回路に供給するクロックの周波数を変更する際に、

10 周波数を段階的に変更することを特徴とする。

【0006】このようにクロックの周波数を変更する際に段階的に変更することにより、携帯情報端末等に用いた場合に、急激な視覚的・操作性の変化を緩和することができる。

【0007】請求項2記載のクロック制御回路は、CP UおよびCPUと同じクロックで動作する回路に供給す るクロックを生成し、所定の状態に応じてクロックの周 波数を変更し、この際に周波数を段階的に変更すること を特徴とする。

1 【0008】このようにクロックの周波数を変更する際に段階的に変更することにより、携帯情報端末等に用いた場合に、急激な視覚的・操作性の変化を緩和することができる。

【0009】請求項3記載のクロック制御回路は、請求項2記載のクロック制御回路において、CPUおよびC PUと同じクロックで動作する回路の電源として使用し ているバッテリーの残容量状態に応じて、クロックの周 波数を変更することを特徴とする。

【0010】このようにクロックの周波数の変更はバッ 30 テリーの残容量状態に応じて行うようにすればよい。

【0011】請求項4記載のクロック制御回路は、請求項2記載のクロック制御回路において、CPUおよびCPUと同じクロックで動作する回路に対して検出した温度に応じて、クロックの周波数を変更することを特徴とする。

【0012】このようにクロックの周波数の変更は検出した温度に応じて行うようにすればよい。

【0013】請求項5記載のクロック制御回路は、請求項2,3または4記載のクロック制御回路において、クロックの周波数を段階的に変更する時間間隔を任意に設定可能にしたことを特徴とする。

【0014】このように、クロックの周波数を段階的に変更する時間間隔(ステップ幅)を任意に設定可能にしたことにより、フレキシビリティのある周波数制御を実現できる。

【0015】請求項6記載のクロック制御回路は、請求項2,3,4または5記載のクロック制御回路において、クロックの周波数を段階的に変更する段階数を任意に設定可能にしたことを特徴とする。

50 【0016】このように、クロックの周波数を段階的に

20 海む。

あまる はいている。 自の瞬間々ゃロセ 、ひあず翁市や宝鵄の永麹限々ゃロセ な職籍、0よりと陪断開てぐそれ愛致問づらよのこ。る きブ庚実のよコとこる卞玄娟>是玄嗣やベデスオま、J 玄娟〉冬を遊やペテス 、割合器るた難殴を7々ゃロ々ひ ですることにより実現できる。また、より滑らかにCP 舞>融を酔てゃそスオま、J宝媛>ち小多様でゃそスの

。 さおかのきの等同ら 「図灯を器球送びよは「路回瞬間やぐロやの内IIイや ムコントローラ、13はCPUである。また、チップセ マスツの内ェイトとサヤビモおな」、(でいろし)にサ イベチ L 1 (1) I S T S 1 (1) 1 AC電源接続検出部、11はCPUおよびペリフェラル 打0I、陪出新ع監内ムマスジむ6、陪出鉢量容数ーU マベバ 打8 , ブいお ご と 図 。 る あ ケ 図 か ぐ ロ て す 示 を 陪 要の末齢時骨帯熱されはJ製派の敵実の2策の関発本む 用いた機帯情報端末(PDA)について説明する。図3 を認回解開 4 ℃ ロ 4 る り は J 謝 派 の 放 束 の I 策 、 む す 謝 ③の放実の2度のご[類紙の放実の2度]【7200】

あてのよる下出鉢を

な否なる

あす (内壁基) 内囲

強曳 監容情心裏監の内ムデスV>な E I U F O は G 陪出鋳選 **監内ムテスシ , オま 。るあでのするも出射を4否4るあ** ブT以(削載基)量容載基站量容数の一リモビバ約8倍 出鉢量容数一リテベン 、O あうのよる中出鉢を無斉の誘 多ものである。 AC電源接続検出部101AC電源の接 い用フノム配雷を一リテベバおコ合果いないフノ熱サコ 瀬露OA 、VI用アノム瀬窟をパチむコ合能るバアリ熟新 C電源および内蔵のパッテリーを使用でき、AC電源に Aの陪代ブンろ孤章、幻末齢躁情帯熱のこ【8200】

STPCLK14をディアサートしてCPU13を通常 N 、灯影式し更変を壊越固、代間胡の副やぐテス。いな るなれれけなると土以間納さ許玄安滅祭のJJ98十満 内JEIUI313に内ストップ幅在CPUI3に内 ヾロ々U9つ ,アニコ 。る刊不多楼班周 (℃ヾモス I) 割現1を7々ペロ々U 4つ , コきsるもで想状1ペラ ガ・ヤベイスな&IUTO, から舒悪引潮状イベラや・ イヤーック) 14をアサートし、CPU13をストップ ーラ12はCPU13に対してNSTPCLK (ストッ ロイベロム デスシ , む (合農 オハブ 糸越 多 囲 雄 鬼 監 容 情 必要監の内ムでスペッタ合影式でなる不以量容率基础量 容数の一U てeが) 合影式cなる代車基な果試強出 , O 温度検出部9からそれぞれ基準値との比較結果を受け取 内ムでたぐひよは8倍出鉄量容数ーじてぐれむご的科具 , 科条階代の玄視 , む I 路回瞰陽 4 ビロ 4 【 6 Z O O 】

PUサロックフをシステムコントローラ12とCPU1 のお面景をわなご説泉計庫 , J 瞬喘ご的背段を變越周の の動作に戻す。以上の動作を繰り返しCPUカロッカフ

【0030】 なお、CPUI3において、NSTPCL

3に供給する。

ブ更変多變越周川的物段、>な打ブのるえ替り殴引機数 周へ到るな蝼蛄間へ高以戻一は胡更変蝼蛄間、 斗主 、 き 、0 よごろこる 下更変 ご 赞助 間 な 面 最 ご 常 を て 々 ぐ ロ 々

KIIはXアサートされるとCPU内部のカロックを停止

。るあうけ式るれる黙黙な軽吸のるとてぐそれ、打了

ぐそス、みな。(T2℃ぐそス) >いJJ ム 書 J セ と ロ

PUサロッカ7を段階的に周波数を低くしながら低速か

打不多裏型の内ムテスジ 、別パハブを踏を囲躍曳監容情

、(08とやそれ) し間性をゆき とばいないブを勘を囲

確出鉢<u></u>
ع
出
対
型
退
内
ム
マ
ス
な
、
よ
り
る
る
と
て
で
て
て
て
て
る
の
し

~ 3 2 てゃたたまれいファ岳を創華基や量容夠一リテゃ

た。(3とてビデス) >ハブ」と客コイビロイ亜別るな

な」>別を機敢問ご的削別をしていてしてしてしてしてしている。

式的物段を出面代の3々でロケ本基むきらの下込動準基

A量容貎→リテッパ 、(DSTゃデス) J そゃェモ含量

容野ーリテッパはよりた出のるべる陪出新量容野ーリテ

速む。逆に、AC電源が接続されていない場合は、バッ ~38℃ぐそスコやかまそぐェモお量容敷の一じそぐた

、打パパブれる誘蟄、(EBTゃ デス) し 御呼をぬぐと

IU905215-ロインピムテスペアしょりをロセ I は袋焼器すからの基本カロック6を分周仕ずにCPU

路回瞰晴々ゃロ々、遊される (IS T v モス) V 木 (頭

ロセブン用ネイーナモーロへのを図ぶるち【IEOO】

人ご全宗 , C ゴン更変を壊滅周れ人 , きずならこるから

m) ーペパ、下式。るも問語を計値の I 器回略開イセ

あない当市はよこる卡山
引きないなか。

46 山密10からの出力によりAC電源が接続されている。 新謝歌歌書OA , JX 。(SSてぐぞ尽) る本銘料JE

らいりるヤ更変 3的 間段 , よりも合縁るヤ更変 31 代ぐロ で表高されたぐロで表型、治式の合器を卡更窓ぶたぐロ た戻されることはない。 なな 。 いなおくこるれち戻り ↑♥ロ↑あ高、おコきくの量容
サリマぐれる因要
オれ ちち替わりにすればよい。また、低速カロックに落とる ででロであ高い内割段、おい合能さら気い内準基本(変 **監の内ムマスシ) 科条階代式 c なら因要されらら替の** チ、多されちと替引々やログ亜刮アし子。(るきできょ こるヤイスマを追機店上はより玄頭のてエウィてく 、J て、その動作中、常に行われるようにしてある(ただ いは31末齢降骨帯機、対鎖熱のほ主、はな【8800】

で頭になるころでは繋ぎ小変の割引輪・硝貨財化するき ブ展実を消熱イント
でーネマーワパる
え
帆き
大雷
費
消 Uででいひよは謝状歳新瀬童OAさはむす、判条陪代の 五府、計れより懇談の敵実本づらよの土以【VEOO】

。// 考大さんでしての瞬時 4 ビロ 4本